5.2 Latch

Für den Zugriff auf den K-Bus mußte ein bidirektionales Latch integriert werden. Dieses Latch ist zwischen dem K-Bus (Anschluß A, s. S. ) und dem Prozessorport (Anschluß B) angebracht und erfüllt zwei Aufgaben:

Wenn das IR-Modul ein Datum vom K-Bus lesen soll, so sorgt das Latch dafür, daß dieses Datum so lange am Prozessor bleibt, bis er es gelesen hat. Am K-Bus liegt das Datum nämlich nur für 250 ns, viel zu kurz für die Interruptroutine. Das Latch nimmt jetzt aber in dieser Zeit die Daten auf und speichert sie, bis neue Daten kommen. Die Steuerleitung für diese Speicherfunktion wird aus den Adreß- und der ChipSelect-Leitung durch Gatter generiert.

Die zweite Funktion betrifft die Gegenrichtung, also wenn das Modul Daten an den Khepera weitergeben will. In diesem Fall übernimmt das Latch die Daten, ohne sie am K-Bus auszugeben. Erst wenn ein Lesezugriff des Kheperas auf eine passende Adresse ausgeführt wird, werden die Daten ausgegeben.

  

Abbildung 5.2: Generierung der Steuerleitungen

Die erste Stufe (die ersten vier ODER-Gatter) erzeugt das -Signal, das nur bei einer angelegten Adresse im Raum 0000 00 bis 0000 11 auf einen low-Pegel geht. Dieses Signal erzeugt auch beim Prozessor einen Interrupt. Es wird jetzt weiterhin einmal mit dem normalen und einmal mit dem invertierten -Signal ODER-verknüpft. Die Ausgänge dieser beiden Gatter stellen jetzt die Steuerleitungen für das Latch dar: (load enable A B) ist nur dann low, wenn der Khepera Daten auf den K-Bus schreibt, also das -Signal auf low steht. (output enable B A) dagegen ist nur dann low, wenn der Khepera Daten lesen will. Die beiden Steuerleitungen für die Gegenrichtungen ( und ) werden durch Ausgänge am Prozessor gebildet.

Der genaue Zusammenhang und die Eingliederung in die Gesamtschaltung ist aus dem Schaltplan auf Seite ersichtlich.